αναζήτηση βιβλίων
βιβλία
Υποστήριξη
Σύνδεση
Σύνδεση
Σε εξουσιοδοτημένους χρήστες είναι διαθέσιμα:
προσωπικές συστάσεις
Telegram bot
ιστορία λήψεων
αποστολή στο Email ή Kindle
διαχείριση λιστών βιβλίων
αποθήκευση στα αγαπημένα
Προσωπικά
Αιτήματα βιβλίων
Εξερευνήστε
Z-Recommend
Λίστες βιβλίων
Τα πιο δημοφιλή
Κατηγορίες
Συμμετοχή
Υποστήριξη
Μεταφορτώσεις
Litera Library
Δωρεά χάρτινων βιβλίων
Προσθήκη χάρτινων βιβλίων
Search paper books
Το LITERA Point μου
Αναζήτηση λέξεων κλειδιών
Main
Αναζήτηση λέξεων κλειδιών
search
1
The Verilog® Hardware Description Language
Springer
Donald E. Thomas
,
Philip R. Moorby
module
output
input
statement
combinational
verilog
clock
synthesis
statements
edge
inputs
reset
eseg
shown
simulation
gate
specified
circuit
endmodule
gates
initial
behavioral
function
assignment
width
specification
values
registers
fsm
specify
assign
modules
behavior
nextstate
procedural
assigned
ctr
currentstate
implementation
sequential
tutorial
outputs
specifying
event
binarytoeseg
latch
nand
tools
asserted
simulator
Έτος:
2002
Γλώσσα:
english
Αρχείο:
PDF, 7.38 MB
Οι ετικέτες (tags) σας:
0
/
0
english, 2002
1
Ακολουθήστε
αυτόν τον σύνδεσμο
ή αναζητήστε το bot "@BotFather" στο Telegram
2
Στείλτε την εντολή /newbot
3
Εισάγετε ένα όνομα για το chatbot σας
4
Εισάγετε ένα όνομα χρήστη για το bot
5
Αντιγράψτε το τελευταίο μήνυμα από τον BotFather και επικολλήστε το εδώ
×
×